# FPGA IP와 Verilog 활용 수업 요약
Block design, IP와 같이 하드웨어를 vivado에서 설계하고 이를 비트스트림으로 출력해 vitis를 통해 소스코드 없이도 FPGA가 정상적으로 비트스트림대로 동작하는 것을 목표로 하였다.IP (Intellectual Property)FPGA 디자인에서 재사용 가능한 논리 블록 또는 모듈다양한 기능 수행 가능기본 블록: 논리 게이트, 플립플롭, 멀티플렉서 등과 같은 기본 디지털 회로.통신 인터페이스: UART, SPI, I2C, Ethernet 등과 같은 통신 프로토콜을 구현하는 블록.프로세서 및 컨트롤러: MicroBlaze, ARM Cortex-M 등과 같은 마이크로프로세서 코어 및 메모리 컨트롤러.메모리: FIFO, RAM, ROM 등과 같은 메모리 블록.DSP 블록: 곱셈기, 누산기, ..
